PAT-NO:

JP410032070A

DOCUMENT-IDENTIFIER:

JP 10032070 A

TITLE:

TEST METHOD FOR SEMICONDUCTOR DEVICE AND IC

SOCKET

PUBN-DATE:

February 3, 1998

INVENTOR-INFORMATION:

NAME

KATO, NORIAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP08186102

APPL-DATE:

July 16, 1996

INT-CL (IPC): H01R033/76, G01R001/06, G01R031/26, G01R031/28,

H01L021/66

, H01L023/32 , H01R023/02

### ABSTRACT:

PROBLEM TO BE SOLVED: To excellently maintain electrical characteristics,

and furthermore simply preclude electrical continuity by letting electrodes and

bumps be brought into contact with the electrodes of the semiconductor device

and the pad of an interposer, which is larger in diameter than the **bump** of a

testing substrate.

SOLUTION: In order to measure the electrical characteristics of a semiconductor device 1, the bump 4a of a testing substrate 4 on which

circuit wiring 4b is formed, is aligned in position with the pad 3a of an

interposer 3, the interposer 3 is piled up over the substrate 14, and preparations are thereby made for testing processes. And the device

1 on which

solder balls 2 as electrodes are formed, is mechanically aligned in position so

that bumps 2 are hit against the pad 3a on the surface side of the interposer

3. And pressure is applied to the substrate 4 side from the upper surface of

the device 1 by a pressing mechanism by way of the interposer 3. By this

constitution, electrical continuity can thereby be produced between each ball 2

of the device 1 and the bump 3b of the substrate 4 by way of the interposer 3,

and the test of the device 1 can thereby be made possible.

COPYRIGHT: (C) 1998, JPO

## (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-32070

(43)公開日 平成10年(1998)2月3日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	F	I				技術表示箇所
H01R	33/76			ΗC	1 R	33/76			
G01R	1/06			GO	1 R	1/06		В	
	31/26					31/26		. ј	
	31/28			НC	11	21/66		D	
H01L	21/66					23/32		Α	
			審查請求	有	討才	ぎ項の数7	OL	(全 5 頁)	最終頁に続く
(21)出願番号		<b>特願平8</b> -186102		(71)出顧人 000004237					
						日本電		会社	
(22)出顧日		平成8年(1996)7月16日						 五丁目7番1	号
					(72)発明者 加藤 典昭				
								五丁目7番1	号 日本電気株
		•				式会社			
				(74	代理人	<b>・弁理士</b>	菅野	中	
								-	


## (54) 【発明の名称】 半導体デバイスの試験方法及び I Cソケット

## (57)【要約】

【課題】 半田バンプを持つフリップチップやFP-B GA等の半導体デバイスの試験に際し、基板に半田付けせずに良好な電気的特性を得る試験方法やICソケットの構造を提供する。

【解決手段】 電気的試験回路が形成され、かつ半導体 デバイスの電極に対応した位置にバンプ4aを有する試 験用基板4の上に半導体デバイスの電極より大きい直径 のパッド3aを有するインターボーザー3を位置合わせ し重ね、半導体デバイスと共に加圧して電気的導通を得 る。









#### 【特許請求の範囲】

【請求項1】 半導体テバイスと試験用基板の間にインターポーザーを介装し、これらを加圧して電気的導通を 得る半導体デバイスの試験方法であって、

半導体テバイスは、突出した電極を有し、試験用基板は、電気的試験用回路が形成され、かつ前記電極に対応した位置にバンプを有しており、

前記電極及びバンプより大きい直径としたインターボーザーのパッドに、前記電極及びバンプを当接させることを特徴とする半導体デバイスの試験方法。

【請求項2】 半導体テバイスと試験用基板の間にインターボーザーを介装し、これらを加圧して電気的導通を得るICソケットであって、

半導体テバイスは、突出した電極を有し、試験用基板は、電気的試験用回路が形成され、かつ前記電極に対応した位置にバンプを有しており、

インターポーザーは、前記電極とバンプに対応した位置 にパッドを有し、

パッドは、前記電極及びバンプの直径よりも大きい直径 をもつものであることを特徴とするICソケット。

【請求項3】 前記インターボーザーは、フレキシブルな絶縁シートからなり、前記電極及びバンプに対応した位置にスルーホールが設けられ、スルーホール内に金属導体を埋め込んでバッドを形成したものであることを特徴とする請求項2に記載のICソケット。

【請求項4】 前記インターポーザーは、フレキシブル な絶縁シートからなり、前記電極及びバンプに対応した 位置にテーパ状のスルーホールが設けられ、スルーホール内の途中まで金属導体を埋め込んでパッドを形成した ものであることを特徴とする請求項2に記載のICソケ 30 ット。

【請求項5】 前記インターポーザーの半導体デバイス 側表面は、小さなバンプの集合により凸凹状にするか、 またはパッド表面を化学的に粗らしたものであることを 特徴とする請求項3又は4に記載のICソケット。

【請求項6】 前記フレキシブル基板の外部接続用パッドは、ソケット本体に並設されたコンタクトピンに圧接されるものであることを特徴とする請求項2に記載のICソケット。

【請求項7】 突出した電極を持つ半導体デバイスを受 40 け入れ、ソケット本体にヒンジにより取り付けられた蓋 レ

前記試験用基板の下方に敷設するシート状エラストマ と

前記エラストマを試験用基板側に付勢する機構とを有することを特徴とする請求項2に記載のICソケット。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体デバイスの 試験方法と試験用ICソケットに関し、特に一方の面に 50

半田等の突出した電極が周辺やアレイ状に全面に配置されたフリップチップやファインピッチボールグリットアレイ(BGA)用パッケージに対して試験を行う方法及び試験用ICソケットに関する。

2

[0002]

【従来の技術】直接ボンディングバッドに半田のバンプを形成したフリップチップや、1 mm以下のピッチのファインピッチボールグリットアレイ(以下、FP-BGA)用パッケージを試験するには、ピッチが狭く、従来10 の金属製コンタクトピンを使用したソケットでは実現不可能である。

【0003】このような半導体デバイスに対しては、例えば特開平5-267393号公報に示された方法がある。特開平5-267393号公報には、図3に示すように半導体デバイス1は、インターボーザー(中継板)3に搭載し加熱し半田バンプ2を溶融させ、インターボーザー3の上側パッド3aに接続される。この状態で試験用基板4の試験用パッド4cにインターボーザー3の下側パッド3dを加圧し電気的導通が得られるようにして電気的試験を実施する方法が開示されている。

【0004】また特開平6-82521号公報に開示された方法では、図4に示すように半導体デバイス1のバンプ2がスペーサ5の開口部に挿入され、試験基板4との間にエラストマ導電性ポリマー接続(ECPI)層6が挟み込まれ、半導体デバイス1を上から加圧しスペーサ5の下面から突出したバンプの下部にECPI層6内の導電性粒子の鎖(カラム)6aを介し試験用基板4上の試験用パッド4cとの導通が得られている。

[0005]

【発明が解決しようとする課題】上述した従来の図3に示す方法では、製造工程内で半導体デバイス1をインターボーザー3に一旦半田実装した後にインターボーザー3ごと電気的試験を実施する必要がある。また最終的にフリップチップ状態で出荷する際には、インターボーザーから半導体デバイス1をはがし、半田バンプを再リフローして形状を整えて出荷する必要がある。

【0006】以上のように製造工程が従来のプラスチックQFP等に比較し極めて複雑になり、コストアップは避けられないという欠点がある。フリップチップのように高価なデバイスでは容認されてもFP-BGAのように低価格なデバイスには採用できないプロセスである。【0007】また、図4に示す従来の方法では、金属導体粒子が鎖状に連結されたカラム6 aは、導体粒子間接触抵抗が粒子の数だけ直列に接続されたことになり、数百mΩから数Ωの接触抵抗がある。したがって、大電流を流すと、ECPI層6が発熱しエラストマの弾性が失われたり、高温での寿命が著しく短い。また、スペーサ5の開口部にバンプ2を位置合わせし挿入しようとすると、挿入精度が要求され画像認識が必要になる。以上のようにスペーサとECPI層を使用した試験方法でも、

3

電気的特性が悪くなる、耐熱性が悪い、高価な設備が必 要となる等の欠点がある。

【0008】本発明の目的は、電気的特性を良好に保 ち、かつ簡易に電気的導通を得る半導体デバイスの試験 方法及びICソケットを提供することにある。

### [0009]

【課題を解決するための手段】前記目的を達成するた め、本発明に係る半導体デバイスの試験方法は、半導体 テバイスと試験用基板の間にインターボーザーを介装 の試験方法であって、半導体テバイスは、突出した電極 を有し、試験用基板は、電気的試験用回路が形成され、 かつ前記電極に対応した位置にバンプを有しており、前 記電極及びバンプより大きい直径としたインターポーザ ーのパッドに、前記電極及びバンプを当接しさせるもの である。

【0010】 また本発明に係る半導体デバイスのICソ ケットは、半導体テバイスと試験用基板の間にインター ポーザーを介装し、これらを加圧して電気的導通を得る ICソケットであって、半導体テバイスは、突出した電 20 極を有し、試験用基板は、電気的試験用回路が形成さ れ、かつ前記電極に対応した位置にバンプを有してお り、インターポーザーは、前記電極とバンプに対応した 位置にパッドを有し、パッドは、前記電極及びバンプの 直径よりも大きい直径をもつものである。

【0011】また前記インターポーザーは、フレキシブ ルな絶縁シートからなり、前記電極及びバンプに対応し た位置にスルーホールが設けられ、スルーホール内に金 属導体を埋め込んでバッドを形成したものである。

【0012】また前記インターポーザーは、フレキシブ 30 ルな絶縁シートからなり、前記電極及びバンプに対応し た位置にテーパ状のスルーホールが設けられ、スルーホ ール内の途中まで金属導体を埋め込んでパッドを形成し たものである。

【0013】また前記インターボーザーの半導体デバイ ス側表面は、小さなバンプの集合により凸凹状にする か、またはパッド表面を化学的に粗らしたものである。 【0014】また前記フレキシブル基板の外部接続用パ ッドは、ソケット本体に並設されたコンタクトピンに圧 接されるものである。

【0015】また突出した電極を持つ半導体デバイスを 受け入れ、ソケット本体にヒンジにより取り付けられた 蓋と、前記試験用基板の下方に敷設するシート状エラス トマと、前記エラストマを試験用基板側に付勢する機構 とを有するものである。

#### [0016]

【発明の実施の形態】次に、本発明の実施形態について 図面を参照して説明する。

【0017】(実施形態1)図1(A)は、本発明の実 施形態1を説明するための断面図である。

【0018】図において、FP-PGAパッケージの場 合、半導体デバイス1は、下面に半田ボール2を有して いる。半田ボール2は、チップサイズと同等程度の大き さの範囲内に複数形成されている。半田ボール2のサイ ズは例えばゆり、2mmであり、隣接する半田ボール2 間のボールピッチは、O.5mmであり、狭ピッチとな っている。

4

【0019】 インターポーザー3は、ポリイミド等の材 質からなる耐熱性の25μm程度と薄いフレキシブル絶 し、これらを加圧して電気的導通を得る半導体デバイス 10 縁シート3 c からなり、シート3 c にデバイス 1 の半田 ボール2に対応させた複数のスルーホール3 bが設けら れている。スルーホール3bは、デバイス1の半田ボー ル2の径より十分大きく、例えばø0.35mm程度に レスルーホール3b内にはCu等の金属導体を埋め込み 両面にパッドを形成し、メッキ処理をしておく。

> 【0020】試験用基板4は、インターボーザー3と同 様に半田ボール2に対応した位置にスルーホールを設 け、スルーホール内に金属導体を埋め込んでおくが、ス ルーホールサイズはスルーホール間に配線を通すため、 φ0.1mm以下と小さくし、インターボーザー3側に は僅かに突出したバンプ4 bを形成する。また試験基板 4には、スルーホールから引き出され試験用設備に接続 される試験用回路配線4bが形成されている。

> 【0021】半導体デバイス1の電気的特性を測定する には、まず試験用基板4のバンプ4aとインターポーザ ー3のパッド3aを位置合わせし試験用基板4上にイン ターポーザー3を重ね試験工程に準備しておく。

【0022】試験工程では半田ボール2の形成された半 導体デバイス1をインターポーザー3の表面側パッド3 aに半田バンプ2が当たるように機械的に位置合わせ し、半導体デバイス1の上面から図示しない加圧機構で インターポーザー3を介し試験用基板側に加圧させる。 以上によりデバイス1の半田ボール2と試験用基板4の バンプ4 b との電気的導通がインターポーザー3を介し て得られ、デバイスの試験が可能となる。

【0023】(実施形態2)図1(B)は、本発明の実 施形態2を説明する断面図である。本実施形態2では、 インターポーザー3の構造が実施形態1とは異なり、イ ンターポーザー3の絶縁シート3 cは100 um程度と 40 比較的厚く、テーパ状のスルーホール3bが設けられ、 埋め込み金属導体層をスルーホール3 bの途中まで埋め 込んでいる。この構造にすることにより、半田ボール2 が確実にインターポーザー3のパッド3aに落とし込 め、デバイスの位置合わせを容易に実現できるという利 点がある。

【0024】(実施形態3)図1 (C)は、本発明の実 施形態3を説明するためのインターポーザーのスルーホ ール部拡大断面図である。

【0025】実施形態3では、半導体デバイス1の1個 50 あたりの半田ボール2の位置に対応してインターボーザ

ー3の位置に複数の小径スルーホールを配置してパッド 3aを設け、複数のパッド3aを試験用基板側のパッド でショートした構造になっている。この構造にすること によりパッド表面3aは小さな近接したバンプにより凸 凹状になり、デバイス1の半田ボール2と多点で接触す ることになり、少ない荷重で良好な接触抵抗を得ること ができるという利点がある。

【0026】(実施形態4)図1(D)は、本発明の実 施形態4を説明するためのインターポーザーのスルーホ ール部拡大断面図である。

【0027】実施形態4では、実施形態3と同様の効果 を狙ったものであり、パッド3aの表面を化学的に粗化 し、デバイス1の半田ボール2の表面に酸化膜がある場 合でも、容易に酸化膜を破って少ない荷重で良好な接触 を得ることができるという利点がある。図示しないが、 実施形態4に示したバンプ表面処理を実施形態1のイン ターポーザーに適用することも可能である。

【0028】 (実施形態5) 図2は、本発明の実施形態 5を説明する断面図である。図1のインターポーザー及 等のソケットに適用した構造となっている。

【0029】実施形態5では、試験用基板4は、実施形 態1のインターポーザー3と同じ材質のフレキシブル基 板からなるものであり、試験用回路は、スルーホールか らソケットコンタクトピン14への引出用のものと、ソ ケットコンタクトピンへのピッチ変換用のもののみを形 成する。またフレキシブル基板の下面には、外部接続用 のテストパッド4 cが形成され、ソケット本体10に埋 め込まれたコンタクトピン14に圧接される。フレキシ ブル基板4の下には、シート状のエラストマ7が備えら 30 れ押し上げ台8とともにバネ9でインターポーザー3と フレキシブル基板4を半田ボール2に押し付けている。 エラストマ7はインターポーザー3, フレキシブル基板 4を介し半田ボール2のコプラナリティを吸収し、半田 ボール2に適切な荷重がかかるように働く。

【0030】 インターポーザー3上には、機械的にデバ イス外形で位置決めするためのデバイス位置決め台11 がある。ヒンジ側シャフト13によりソケット本体10 に取り付けられた蓋12は、デバイス1をソケットに挿 入した後に閉じ、ストッパ15によりソケット本体10 40 に固定する。

【0031】以上のようにして半導体デバイス1にバネ 9で決まる荷重が加えられ、デバイス1の半田ボール2 とコンタクトピン14の電気的導通が得られる。インタ ーポーザーの構造には、実施形態2~4の構造を適用す ることも可能である。

#### [0032]

【発明の効果】以上説明したように本発明によれば、フ リップチップやFP-BGA等の半導体デバイスに対し てもインターボーザーに一旦半田実装した後に電気的試 50 11 デバイス位置決め台

験を実施、後でインターポーザーから半導体デバイスを はがし半田バンプを再リフローを実施する等の複雑な工 程が不要になり、低コストな試験方法を実現できる。ま た、スペーサとECP I 層を使用した試験方法と比較し ても、耐熱性に優れ、電気的特性を良好に保つことがで きる。

6

【0033】さらに、例えば半導体デバイスがもつ半田 ボールの外形寸法精度が±0.1mmあってもインター ポーザーのパッド径を $\phi$ 0.35mmと大きくしている 10 ため、画像認識を用いない機械的位置決めでも十分ソケ

ットへのデバイスの挿入抜去を行うことができ、安価な 設備を使用できタクトタイムも向上できる。

【0034】また、ソケットの接触パッドには長期間の 使用によりデバイスの半田ボールから半田が転写し酸化 するために接触抵抗が大きくなるが、本発明のICソケ ットではインターボーザーの交換だけを簡単にでき、ラ ンニングコストを低減できるという効果がある。

#### 【図面の簡単な説明】

【図1】(A)は、本発明の実施形態1を示すインター び試験用基板と基本的に同じ構造のものを従来のQFP 20 ボーザーと試験用基板の断面図、(B)は、本発明の実 施形態2を示すインターボーザーと試験用基板の断面 図、 (C) は、本発明の実施形態3を示すインターポー ザーのスルーホール部拡大断面図、(D)は、本発明の 実施形態4を示すインターポーザーのスルーホール部拡 大断面図である。

> 【図2】本発明の実施形態5を示す I Cソケットの断面 図である。

> 【図3】従来例を示すインターポーザーと試験用基板の 断面図である。

【図4】他の従来例を示す断面図である。

## 【符号の説明】

- 1 半導体デバイス
- 2 半田ボール又は半田バンプ
- 3 インターポーザー
- 3a 上側パッド
- 3b 金属導体埋め込みスルーホール
- 3c 絶縁シート
- 3d 下側パッド
- 4 試験用基板又はフレキシブル基板
- 4a 上側バンプ
  - 4 b 試験用回路又は引き出し配線
  - 4c 外部接続用テストパッド
  - 5 スペーサ
  - 6 ECPI層
  - 6a カラム
  - 7 エラストマ
  - 8 押し上げ台
  - 9 バネ
  - 10 ソケット本体

デバイス位置決め合

8

【図2】


7


12 ソケット蓋

13 ヒンジ側シャフト

14 コンタクトピン 15 ストッパ

【図1】










【図3】

【図4】



フロントページの続き

(51) Int. Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

HO1R 23/02

G01R 31/28

Н

技術表示箇所

7815-5B

K

H01L 23/32

H01R 23/02